工作职责：
1. 熟悉基于Synopsys/Cadence 工具，对大规模芯片的DFT设计实现有丰富的项目经验；
2. 能够制定芯片的DFT(Design-For-Test)架构规划, 并负责MBIST, ATPG, boundary scan的实现；
3. 协助解决DFT pattern在量产测试过程中遇到的问题，最好具有一定的ATE调试经验；
任职资格：
1. 计算机/电子信息工程或相关领域本科/硕士及以上学历,3年或以上DFT领域工作经验
2. 熟悉DFT理论和方法，熟悉综合、STA等ASIC实现流程
3. 熟悉Cadences 等EDA工具使用
4. 熟悉脚本语言开发：Makefile/Tcl等
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
