主要职责:
1、专用数字模拟混合信号芯片中数字电路的RTL设计开发工作;
2、电路综合以及基于时序,面积和功耗的设计优化协同系统组一起开发调试FPGA或者芯片;
3、负责逻辑综合,静态时序分析,一致性验证等;
4、参与测试和仿真向量生成,FPGA相关验证支持;
5、参与芯片的样品调试和量产测试;
任职资格:
1、深入理解ASIC设计流程,熟练掌握Verilog/System Verilog语言和数字逻辑设计验证方法;
2、熟练使用Linux环境和相关EDA工具软件,熟悉至少一种脚本语言如TCL, Perl和Python等。
3、2年以上数字电路设计经验,至少1次成功流片经验;
4、本科以上学历,电子微电子相关专业毕业;
5、有8位低功耗微处理器设计(RISC/8051等)和流片经历者优先;
6、良好的沟通能力及团队合作精神;
薪资上限open,欢迎各位大神投递~
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.