职责描述： 1、负责高速SoC相关的数字电路设计. 2、制定详细的设计规格，对关键时序模块进行电路设计。 3、进行power分析，并针对低功耗进行设计优化。 4、进行Ethernet/PCIe相关SoC整合，配合验证和测试工5、程师进行验证和测试。 6、和后端工程师紧密合作，包括综合，时序分析，和可测性设计。
任职要求： 1、深入理解数模混合信号,有chip top level整合经验。 2、熟练掌握RTL设计，使用Verilog和SystemVerilog工具。 3、熟练掌握RTL前端仿真工具，后端综合和时序分析工具。 4、熟练使用Perl或Python。 5、有switch，NIC,PCIe设计经验者优先。 6、较好的沟通和表达能力。 7、根据相关经验和能力，薪资可面谈"
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
