职位描述：
1.深入分析集成电路中的各类半导体器件测试数据，独立完成spice模型提取；
2.能使用Verilog-A语言，对标准spice模型无法表征的特性建立半经验或行为级模型；
3.根据模型公式和参数设置，设计testkey，完成参数提取及模型验证。
我们需要您具备以下能力：
1.硕士及以上学历；
2.对半导体物理，器件物理有扎实基础；
3.有较高的数据敏感性和扎实的数理功底；
4.熟练掌握Verilog-A语言以及EDA电路仿真工具的使用；
5.熟悉hp4156，kesight1500，4200等常用半导体参数测试仪器；
6.熟练掌握各类半导体器件常用的compact模型，例如bsim4/6，bsimcmg，bsimsoi，GP，hicum等。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
