岗位职责:
1. 完成SOC芯片DFT设计的架构制定、实现及验证(包括MBIST, Scan, Boundary Scan, JTAG, IP test, STA等);
2. 完成DFT pattern的生成、验证等;
3. 与数字设计工程师紧密合作,提高DFT测试覆盖率。
4. 支持ATE工程师调试、解决芯片测试过程中的问题;
5. 研究SOC/IP先进的DFT设计架构和方法学,开发新的DFT流程。
职位要求:
1. 电子/微电子/通信等相关专业本科及以上学历;
2. 两年及以上可测性设计工作经验;
3. 熟悉Verilog,了解IC逻辑设计流程,具备扎实的可测性设计相关理论知识;
4. 熟练使用Mentor/Synopsys平台相关EDA工具;熟练使用Perl/TCL编写脚本。
5. 有良好的英语阅读和书面沟通能力;
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.