岗位职责：应届生数电、模电、verilog基础好
1、根据总体设计要求进行模块详细设计；
2、完成数字电路模块设计以及RTL代码开发和验证；
3、FPGA/ASIC电路综合、时序收敛、功耗分析、形式验证等。
任职要求：
1、通信、电子、微电子等相关专业本科及以上学历；
2、数字集成电路设计方面的相关经验，有数模混合信号集成电路设计经验优先；
3、深入理解数字集成电路的设计验证技术和流程；
4、熟悉VHDL/Verilog、System C、Perl、等工具语言，掌握NC/VCS/Model Sim等工具。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
