Responsibilities 负责CMOS图像传感器时序控制,图像数据流控制,数字图像处理模块的集成与系统验证; 负责数字系统IP设计验证,如高低速配置接口,仲裁,图像类高速接口等; 数字系统集成设计,跨时钟域和握手设计验证; 模拟测试相关IP设计验证; LINT/CDC/RDC分析,综合及静态时序分析,时序优化设计; FPGA验证、综合及静态时序分析等; 为系统设计、模拟设计和图像算法开发团队提供技术支持,配合测试部门完成芯片的量产测试。 Requirements 熟练使用Verilog, SystemVerilog等硬件设计语言; 深刻理解数字电路功耗,速度,面积trade-off,根据不同的产品定位进行低功耗或省面积/速度优化为导向的数字设计; 相关设计, 仿真验证工具的熟练使用(VCS/Verdi/NCverilog,Spyglass,DC,Formality,PT,DFT compiler/TetraMAX); 熟悉ASIC设计实现流程,量产ASIC芯片设计开发经验。 Preferred CMOS图像传感器芯片开发经验,Image Signal Processing(ISP)数字图像处理或相机相关开发经验者优先; 脚本编程语言(TCL/Perl/Shell/Bash/Python); 算法/系统级编程实现背景知识和经验: Matlab,SystemVue, SystemC; 有跨文化的技术团队协作经验者优先; 英语听写熟练,可作为工作语言者优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.