1、参与IC项目立项、Spec定义以及芯片架构的确定;
2、独立负责数字IP模块的规格定义、架构规划、设计编码、仿真验证;
3、与后端团队配合,确保Synthesis、DFT、LEC、STA满足Tape Out需求;
4、与FPGA验证、IC验证、IC测试团队协作debug定位问题、解决问题至芯片量产;
5、组织技术难点讨论攻关和技术文档整理编写。
任职要求:
1、 硕士及以上学历,计算机、通信、微电子等相关专业;
2、 2年以上数字电路设计经验、精通Verilog语言、理解电路时序和约束要求;
3、 熟悉数字IC前端设计流程,熟练使用RTL设计检查仿真验证等工具;
4、 应聘者具备以下一个或多个方面的设计开发经验
a、 熟悉ARM/RISC-V等嵌入式CPU以及AMBA AXI/AHB/APB等片上总线协议
b、 熟悉SoC架构,有clock/reset/power规划经验和GPIO、UART、IIC、SPI等常用IP设计基础
c、 熟悉SoC片内常用的OTP/MTP/EFUSE/SRAM/ROM/FLASH等memory控制器设计
d、 熟悉Synthesis /DFT/LEC/STA流程,有me
e、 熟悉QI无线充电协议或高通/苹果/三星/华为/小米/VIVO/OPPO/PD等快充协议
5、 参与过物联网IoT与边缘计算、家电类或超低功耗MCU、音频SmartPA、TWS、PMU等其中之一的芯片项目设计,或者有Ethernet、Bluetooth、Wi-Fi、高精度ADC、SHA算法等复杂IP设计经验为加分项;
6、 具备良好的英文读写能力;
7、 责任心强,有良好的沟通能力、协调能力以及团队合作意识。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.