工作职责
1. 基于verilog语言的数字设计,验证,综合,仿真以及静态时序分析等
2. 串行接口电路设计,如I2C, SPI等
3. 可测性设计,包括扫描链插入,测试模式生成等
4. 评估和鉴定IC's以及它们的演示板
5. 协助完成混合信号ASIC设计流程的各种工作,如设计、验证、综合、布局、布线、测试、LVS、DRC等
6. 协助对客户应用的支持
基本要求
1. 2 年数字IC设计经验
2. 有团队协作意识,善于沟通,工作踏实,责任心强
3. 电子工程/微电子/计算机本科学历
4. 5% 出差时间
有以下经验者优先
1. 有串行接口设计经验,如SPI, SMBUS, I2C master/slave等
2. 有高速数字设计的相关经验(Semi-flow: customer layout ASIC flow)
3. 具有扎实的数字电路模块知识,尤其是高速异步电路设计
4. 擅长Verilog RTL代码、验证和调试
5. EDA工具的实践经验,如Cadence NC-Sim, Synopsys DC, PT等
6. 电子工程/微电子/计算机硕士及以上学历
联系方式:
工作地点:深圳
工资待遇:竞争力薪资 股权激励
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.