职位要求
1. 1-8年前端开发经验;
2. 熟悉verilog硬件描述语言,有verilog编程经验,有数字模块设计或者系统集成相关经验;
3. 熟悉SOC前端数字设计流程,熟悉并熟练使用相关的开发工具,如VCS/NC/verdi/nLint/DC/spyglass等等;
4. 熟悉常用的总线,例如ABMBA总线、OCP总线、local bus总线协议等;
5. 熟悉常用的低速接口如uart/i2c/jtag/spi/mdio/pwm/gpio等;
6. 熟悉FPGA原型验证,具有相关的FPGA集成、仿真、网表综合、时序分析和优化、单板调试的经验;
7. 熟悉至少一种脚本语言,如tcl/perl/pythan等,有相关脚本开发经验;
以下项目中,如有一项或者多项符合,将会优先考虑:
1. 熟悉计算机体系结构,有过模块设计经验;
2. 熟悉ARM 架构,熟悉AMBA总线(ACE、AXI、AHB、APB);
3. 熟悉各种DDR协议,例如DDR2/DDR3/DDR4/LPDDR3/LPDDR4;
4. 熟悉芯片级时钟,复位模块的设计 ;
5. 掌握低功耗设计流程,能编写cpf/upf;
6. 熟悉常用的存储接口如SD/NAND/DDR等;
7. 熟悉常用的高速接口如USB/PCIE/MIPI/HDMI/GMAC等;
8. 熟悉ARM系列处理器,例如cortex-A系列和cortex-R系列,具有处理器开发和验证经验更佳;
9. 具备多媒体芯片开发的经验,有GPU/video codac/ISP/图像前后处理相关开发经验的优先;
Job Desc
工作描述
1. 根据需要,承担SOC芯片内部的功能模块开发和仿真工作;
2. 根据需要,承担子系统级、芯片级系统集成工作;
3. 根据需要,承担时钟方案、管脚方案方案设计和代码编写工作;
4. 根据需要,承担低功耗方案设计/代码编写/cpf编写等相关工作;
5. 根据需要,承担模块/系统的FPGA原型验证;
6. 根据需要,负责nLint/CDC等规则检查;
7. 根据需要,承担IP技术评估、IP集成和仿真、IP应用支持的工作;
8. 根据需要,承担脚本开发、更新和维护的工作;
9. 根据需要,承担block/top RTL版本交付的工作;
10. 根据需要,承担基本电路、典型模块的预研工作;
11. 根据需要,承担相应的样片测试,系统联调的工作;
12. 根据需要,编写输出各种方案、手册、报告等文档;
公司名称:黑芝麻智能科技(www.bst.ai)
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.