岗位职责:
1. 根据晶圆代工厂的PDK进行CMOS IC的版图优化设计;
2. 针对区块的电路性能与面积等,进行版图设计的优化;
3. 执行DRC以及LVS等验证检查;
4. 与设计工程师合作,修改布局,以获得芯片电路最佳性能。
任职要求:
1、 一年以上CMOS IC客制化的版图设计经验;
2、掌握Cadence公司的layout工具使用;
3、熟练Calibre工具进行DRC以及LVS等检查工作、及其相关脚本的编写;
4、有半导体存储器版图设计经验者优先;
5、责任心强,善于沟通,具有良好的团队合作精神。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.