工作内容：
1.参与IC数字电路设计，编写相关设计文档；
2.Verilog设计、仿真、验证；
职位要求：
1.三年以上相关工作经验；
2.熟悉IC数字设计流程及相关EDA工具；
3.掌握Verilog语言，具有丰富的RTL级代码编写经验；
4.有音视频编解码经验优先；
5.熟悉IC设计流程，有较好的Verilog(systemverilog)设计能力，熟悉tcl,shell或者perl等脚本语言优先；
6.熟悉AMBA,USB,ETHERNET,SD,DDR等协议者优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
