1. 熟悉systemverilog/verilog硬件描述语言
2. 熟练的C语言，能理解C语言与汇编代码之间的关系
3. 扎实的数字电路知识，能理解状态机，寄存器编程模型。
4. 熟悉计算机体系结构，了解ALU，PC，流水线等概念。
后面是加分项
5. 了解UVM编程模型，有面向对象的编程语言的使用经验或者OOP的概念，例如封装、继承、多态、重载。
6. 了解汇编语言，对计算机指令集有所了解。了解过ARM/MISP/RISCV中任意一种或者其他指令集架构和汇编指令。
7. 熟悉linux工作环境，熟悉synopsys工具
8. 熟悉 bash/python/tql之类的脚本工具
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
