职责:
1、根据产品需求完成芯片设计规格定义；
2、完成无线通讯系统的数字模块设计与顶层设计；
3、完成芯片SOC系统设计与系统低功耗方案设计；
4、参与完成模块与SOC系统的仿真，并协助验证人员完成覆盖率的分析与优化；
5、完成数字模块的综合、时序分析、DFT等工作；协助或参与完成FPGA的测试与调试。
要求:
1.3年以上经验的Verilog /综合集成电路设计为大规模生产芯片；
2.熟悉射频调制解调器的设计,如GFSK；
3.蓝牙BLE相关开发经验，或MCU设计经验优先；
4.有从前端到后端(RTL、合成、验证和测试支持)的工作经验；
5.Verilog语言和仿真验证经验；
6.逻辑综合和静态时序分析；
7.有back-annotated接口设计、仿真验证经验者优先；
8.有团队合作精神；
9.专业， 数学，物理，通信 优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
