工作职责：
（1）参与模块前端设计工作，包括IP集成，模块设计，子系统仿真；
（2）参与芯片级前端设计工作，包括时钟，复位，低功耗，总线，芯片总体集成；
（3）参与完成ASIC到FPGA的设计移植；
（4）配合后端完成其他工作。
任职要求：
（1）计算机、电子、微电子、通信、自动化等相关专业；
（2）熟悉集成电路设计流程，熟悉低功耗设计流程；
（3）有完整前端设计经历者优先，有流片经验者优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
