1.负责support子模块和top模块STA时序分析等工作,对SDC以及各项timing约束、specialcheck进行质量把关 2.开发优化STA流程,细化分析timingreport,快速精确定位问题并给出解决方案,和前后端沟通合作完成时序收敛
1.精通SynopsysPrimeTime等工具和流程。 2.能够在Linux环境下进行script编程,熟悉tcl,能够使用perl/python提高工作效率。 3.如有大型芯片tapeout或DFT相关经验优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.