岗位职责:
1. 模块微架构设计,RTL代码编写及模块验证工作;
2. 系统或子系统的集成工作;
3. 通信/DSP算法的硬件化工作;
4. 芯片的FPGA开发、验证工作;
5. 配合后端team进行后端flow的支持工作。
任职资格:
1 教育背景:微电子或通信电子类相关专业,硕士及以上学历;
2 知识结构:掌握数字电路和IC设计基础知识;
3 经 验: 3年以上数字电路设计经验。具有Serdes、PAM4 DSP设计经验更佳,硕士及以上学历优秀应届生亦可;
4 职业技能:熟练掌握Verilog语言;熟悉ASIC设计的基本流程和基本EDA tools;
5 能力要求:具备较强的分析和解决问题的能力;
6 素质要求:有很强的责任心,具备创新意识、 协同意识。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.