电话：010-53657581
关闭
FPGA设计工程师 15000-45000 收藏 申请职位
您当前的位置： 首页 > 职位列表 > 职位详情

FPGA设计工程师

15000-45000
上海-上海 -徐汇区 | 不限经验 | 不限学历 | 可接受应届生
五险一金
2021-06-02 更新 被浏览： 次
收藏 申请职位
推荐
举报
分享
微信扫一扫：分享
↑微信扫上方二维码↑
便可将本文分享至朋友圈
生成职位海报
联系方式
Jelly
最近在线时间：2022-06-30 13:06
2份简历投递
50%平均回复率
0平均回复时长
企业未开启查看联系方式，请直接投递简历 投递简历
职位描述
招聘人数：若干 到岗时间：不限 年龄要求：不限 性别要求：不限 婚况要求：不限
语言要求： 英语

参与ASIC/FPGA功能模块的方案设计
负责相应模块的RTL编码实现
协同验证团队进行单元验证和集成验证
负责相应模块的逻辑综合、时序收敛、设计优化、上板调试
负责相应模块的设计文档和用户手册的撰写以及维护

技能要求

熟悉Verilog RTL 编码、跨时钟域处理、逻辑综合约束、时序收敛等基本技能
熟悉Ethernet, IP, TCP / UDP协议, 有Switch / Router产品设计经验者优先
熟悉OVS、VIRTIO、SR-IOV、DPDK / SDPK、P4，有智能网卡产品设计经验者优先
熟悉ARM/RISC-V，SoC集成，有SerDes、PCIE、AXI、DDR等IP的应用经验者优先

工作地址

上海、杭州


求职提醒：求职过程请勿缴纳费用，谨防诈骗！若信息不实请举报。
该公司的其他职位
您可能感兴趣的职位 搜索更多相似职位 >
益思芯科技（上海）有限公司
  • 芯片设计
  • 合资企业
  • 10-50人

益思芯科技（上海）有限公司成立于2020年7月，总部位于中国上海漕河泾新兴技术开发区。技术团队由国内外网络、存储、系统领域的核心专业人员、研发人员组成，在网络、交换、存储及高性能CPU方面领域具有深厚的技术实力。


公司致力于为通信、互联网行业提供领先的存储与网络数据处理器芯片的解决方案。公司旨在成为一家具有国际领先技术，以创新引领行业发展，并参与制定行业标准的高科技创新公司。


公司主页 >
竞争力分析
综合竞争力评估
查看我的竞争力
手机扫一扫
随时随地找工作
职位收藏成功
您可以在职位收藏夹中查看
知道了
您正在申请 FPGA设计工程师 职位，请选择您要投递的简历
申请成功
恭喜您职位申请成功，请耐心等待企业回复
您可能感兴趣的职位：
查看更多职位
投递者简历要求（* 你的简历需必填红色项目才能领取红包）
工作经历
不限
教育经历
不限
项目经历
不限
技能证书
不限
赏金投递
完善简历
关注微信公众号
申请结果早知道
联系时请说明是在创芯人才网上看到的
Jelly
1348****7678
申请职位需要先创建一份简历哦，如果已有简历，可直接登录登录
基本信息
*姓        名：
男女
* 出生年月：
*最高学历：
*工作经验：
*手机号码：
账号设置
*登录密码：
*验证码： 看不清？换一张
*手机验证
为了提高求职成功率，请完善以下信息！
最近一份工作
*公司名称：
*担任职位：
*在职时间：
-
*工作内容：
毕业院校
*学校名称：
*在校时间：
-
*毕业学历：
所学专业：
近期项目
*项目名称：
*担任职位：
*项目时间：
-
*项目内容：
正在获取二维码...
请使用微信扫一扫
客服服务热线
010-53657581
工作日 9:00-18:00 （电话无人接听，可加微信：ssywtt）
关于我们
产品与服务
收费与推广
网站特色
咨询反馈
微信公众号
手机浏览

Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1

地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn

Powered by PHPYun.

用微信扫一扫