岗位职责：
1. 负责芯片顶层或IP集成验证
2. 与设计人员共同制定验证规格和测试计划，并搭建基于UVM的验证平台
3. 执行验证计划，编写测试用例，开展递归测试，完成问题的调试和修复
4. 负责覆盖率收敛，并设计和编写测试用例完成signoff前的cross-check
5. 开展门级功能和时序仿真
6. 为芯片的bringup提供支持
任职要求：
1. 电子工程相关专业本科3年以上或硕士2年以上ASIC验证经验
2. 熟悉 UVM 验证方法学，IES/VCS 等验证工具及流程
3. 良好的 Verilog 和 SystemVerilog 开发能力
4. 有开发验证模块和 UVM testbench 的实际经验
5. 出色的分析和解决问题的能力
6. 熟悉脚本语言如 Python、Perl、Shell、Makefile
7. 有编写SystemVerilog Assertion 经验更佳
8. 需要具备良好的沟通能力以及较强的工作主动性
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
