工作职责:
1.负责芯片数字前端spec定义,系统时钟规划,设计实现,逻辑综合,时序分析,编写相关设计文档;
2.FPGA验证芯片功能,协同验证工程师,提升验证覆盖率,协同后端设计工程师,优化版图Floorplan;
3.对应用反馈的芯片问题,协同测试工程师进行debug分析,和测试人员共同制定量产测试方案,并协助调试;
4.完善芯片设计流程和规范,数字设计模块IP化,提升设计质量和效率;
5.协助模拟工程师对芯片bug提出ECO解决方案并验证;
5.积极协助公司老产品的维护等工作。
任职要求:
1.具备扎实的数字电路知识,熟悉数字IC设计流程;
2.熟悉Altera公司的FPGA和Quartus II开发环境,有Qsys和nios ii项目经验的更佳;
3.熟悉Verilog/VHDL/SystemVerilog等HDL设计语言和C语言;
4.能够熟练运用仿真EDA工具如Modelsim/NCverilog/VCS等;
5.熟悉数模混合信号系统的AMS验证,有数模混合芯片设计经验者优先;
6.有成功流片经验者优先或者红外探测器使用、设计经验者优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.