1. 负责完成模拟与混合信号电路晶体管级版图设计;
2. 进行版图的物理验证(DRC/LVS/ATENNA/PEX/ERC),及对项目版本(含GDS、NETLIST、SCHEMATIC及LAYOUT数据)归档;
3. 协助相关人员进行流片前checklist检查,确保Tapeout准确无误;
4. 进行Layout相关文档的撰写。
任职要求:
1. 微电子或电子等相关专业本科及以上学历;具有五年以上模拟版图设计经验;
2. 熟悉常用电路结构,熟悉版图中匹配、屏蔽保护、Latch-up以及ESD原理及规则;
3. 熟练使用Cadence Virtuoso、Laker等工具,熟悉calibre SVRF;
4. 有成功完成版图设计项目及成功量产经验(0.18um、0.13um及65nm等工艺);
5. 有高精度ADC/DAC版图设计经验者优先;
6. 有负责芯片TOP版图、数字后端经验者优先;
7. 工作认真踏实,具有良好的沟通能力及团队合作精神。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.