岗位职责:
1、负责数字IP模块的调研、定义和优化;
2、负责模块的RTL电路实现,参与制定IP规格,编写相关文档;
3、负责数字IP的面积、性能评估;给出具有竞争力的设计方案;
4、负责数字IP的FPGA原型验证。
任职要求:
1、电子学、微电子学或相关专业硕士及以上学历(优秀本科生也可考虑);
2、具备数字电路知识,了解半导体物理,半导体器件知识;
3、了解数字前端设计EDA工具、方法和流程,会使用Verilog,Shell,Systemverilog等语言;
4、具有良好的沟通能力、学习能力,具备较强的逻辑分析能力;
5、大学英语四级及以上,可以熟练阅读英文技术资料;
6、对密码算法有一定的了解者优先考虑。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.