职责描述： 1、负责软硬件接口定义和制定设计方案，完成RTL设计； 2、负责模块的逻辑仿真和系统的板级调试，定位问题并修改； 3、负责面积、性能与功耗的优化，定位系统瓶颈并优化。 任职要求： 1、计算机、电子、通讯、微电子类等硕士毕业，具备数字电路设计，计算机体系结构等基础知识； 2、熟练使用Verilog HDL/VHDL语言进行代码开发； 3、熟悉软硬件协同设计者优先，有过tape-out经验者优先； 4、熟悉PCIe、DDR、MIPI和Serdes 等高速接口或者协议的一种； 5、熟悉ARM 体系结构（cache 一致性协议和GIC），AMBA协议和NOC架构； 6、熟悉SOC的低功耗设计，理解时钟和复位结构，Power Domain 管理。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
