岗位职责:
1.完成设计模块的SPEC制定和具体模块的设计验证
2.完成设计系统的仿真和 FPGA 验证
3.完成芯片的功能测试和客户量产的问题解决
任职要求:
1.电子信息.通信.自动化.控制, 微电子等相关专业毕业之本科及硕士研究生
2.具有一定的集成电路设计项目经验,具有流片成功经验者优先
3.熟练使用Verilog等硬件开发语言, 熟悉Cadence, Synopsys等公司EDA工具, 熟悉FPGA设计验证
4.英语六級, 具有阅读英语技术资料的能力
5.熟悉多媒体技术 / 通讯技术 / 微处理器技术
具有与各种协议相关的工作经验如:USB/PCIE 等优先
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.