岗位职责:
1.参与最新工艺下SOC/Sub-System层级DFT架构规划,DFT电路设计, MBIST Insertion, Scan Insertion, MBIST SIM, ATPG DRC/SIM, DFT Timing Constraint等工作
2.协助后端APR工程师解决SOC在Physical Implementation过程中遇到的DFT mode相关问题
3.参与SOC芯片量产MBIST/ATPG test pattern的产生,协助TE engineer在ATE机台进行Pattern调试,并对Mass Production问题进行支持
任职要求:
1.微电子、计算机、电子工程、通信等相关领域,本科优秀者或硕士及以上学历, 两年或以上ASIC领域工作经验
2.熟悉Verilog,熟悉ASIC前端设计流程, 具备扎实的数字电路理论基础和动手能力以及创新能力
3.具备可测性设计理论知识和概念,熟悉Synopsys DFTMAX/Mentor EDT测试压缩架构和流程
4.熟悉脚本语言开发:Makefile/Tcl/Perl/Python等
5.具备良好的英文交流技巧和Presentation经验
6.具备认真细致的工作态度,对技术充满好奇心,勇于承担责任
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.