岗位职责:
1、IP验证、ASIC前端/后端/TOP验证、ASIC产品量产、ASIC设计质量验证等研发管理工作;
2、使用 VCS/VCS+XA/VCS+Questa-CDC,分别进行 rtl simulation、PHYA/PHYD cosim、 dynamic cdc simulation,确保 design function 的正确性;
3、通过 Lint、CDC、Synthesis、TetraMax、Muse、CCD、Sanity 等 flow 提升 design quality;
4、通过优化 design 的 clock structure 及 floorplan,合理设计 sdc、clock setting、ccf 等constraint,帮助 top 加速 PHY 相关的 timing 收敛;
5、通过 posim 对 timing 进行 double check,设计 care path sc
6、Chip integration, algorithm implementation(针对国密算法与效能加速器开发), and interface design;
7、Familiar with low power design flow;
任职资格:
1、8年以上相关经验;
2、学历要求硕士以上。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.