1、根据设计规格编写Test Plan；
2、根据Test Plan要求编写Test Bench并完成验证；
3、完成验证文档编写。
任职资格:
1、硕士及以上学历，微电子、电子、通信、计算机等相关专业；
2、熟悉ASIC设计流程，有数字设计EDA工具使用经验；
3、掌握一门硬件设计语言如System Verilog或Verilog；
4、掌握一门脚本语言如Perl、Python或Shell ；
5、有较强的学习能力、分析能力、沟通能力，有较好的团队合作精神
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
