模拟版图设计工程师（IC LAYOUT）

职位描述

职责：

    与电路设计工程师协作完成Floorplan、版图设计、DRC/LVS验证、寄生参数提取及分析。

基本要求：

1、电子工程或相关专业本科以上学历

2、具有2年以上CMOS数模混合电路版图设计及TAPEOUT经验

3、熟练掌握Cadence Virtuoso Layout工具和Calibre等验证工具

4、熟练掌握Linux系统的基本操作

5、熟悉自动布局布线工具者优先

6、理解BCD工艺和器件结构，以及IR drop/ESD/Latch up等可靠性设计及处理方案。

7、对模拟电路基本模块有一定理解

8、能独立完成单颗芯片版图的完整设计

9、根据设计要求完善Calibre验证文件

10、能够配合电路设计人员做FIB方案

其他要求：

1、工作积极主动、耐心细致。

2、有良好的沟通能力和团队合作精神。

3、能熟练的阅读英文文档。