岗位描述:
1、在SOC芯片开发中,完成面向后端的全流程网表交付,包括时钟方案设计,网表综合、Formality验证,STA时序分析等。
2、在前后端之间承担衔接沟通的角色,负责芯片的时序收敛。
岗位要求:
1、具备RTL到netlist实现交付相关技能,包括网表综合、MBIST/DFT插入、静态时序分析、网表形式验证等,熟悉synopsys的synthesis、primetime、formality等EDA工具;
2、熟悉RTL设计,能和前端工程师充分交流,支持RTL设计优化;
3、精通在linux环境下进行sc
4、熟悉后端PR的流程和需求,能支持后端完成网表signoff;熟悉标准工艺库,有支持后端完成FloorPlan、时钟综合、功耗分析经验者更佳;
5、3年以上ASIC设计工作经验。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.