1、负责ASIC或SOC 到FPGA prototyping 的环境搭建工作;
2、指导硬件工程师绘制FPGA原型验证平台高速接口子卡的原理图及PCB;
3、负责ASIC或SOC verilog code 在FPGA 平台上的impleme
4、负责FPGA原型验证平台高速接口子卡的调试;
5、负责编写verilog code 对FPGA原型验证平台高速接口子卡进行控制。
6、负责FPGA功能模块规划、设计、综合、仿真、时序分析等;
任职要求:
1、本科以上学历,微电子、电子工程或通信相关专业;
2、拥有4年以上FPGA验证及开发经验;
3、熟练使用Quartus、ISE、Vivado、Synplify、vcs和modelsim等开发工具;
4、熟练使用verilog语言进行程序设计,能够完成代码设计,仿真,综合以及物理实现;
5、熟练使用FPGA内部的IP核,能够独立完成模块设计、仿真及调试;
6、掌握tcl、perl等语言者优先考虑;
7、熟悉物理综合DC及PT者优先考虑。
8、具有良好的责任心、学习能力和团队精神。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.