职位描述:
1、根据项目要求,制定芯片设计及验证计划
2、基于Verilog,systemverilog的RTL开发
3、基于UVM方法学完成验证环境搭建及维护,完成SOC验证,及功能/代码覆盖率分析
任职要求
1、微电子,电子工程,自动控制,计算机等相关专业硕士
2、熟悉ASIC设计流程,对UVM验证方法学有较深的理解
3、熟悉verilog、systemverilog等硬件描述语言、熟悉C语言
4、了解SOC验证flow者优先
5、有高速接口(e.g.DDR,USB,PCIE,MIPI等)经验者优先
6、熟练perl,python,tcl等脚本语言者优先
7、良好的英语听说读写能力,团队合作及创新精神
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.