岗位职责:
1. 根据芯片总体设计要求进行SoC架构设计,负责SoC系统集成;
2. 负责模块详细设计规范的编写,负责模块的rtl设计与仿真验证;
3. 负责前端流程设计工作,包括芯片综合、静态时序分析、形式验证、DFT、ATPG等;
4. 负责fpga实现与验证
任职要求:
1.硕士学历,3年以上ASIC设计经验,有ASIC流片经验;
2.熟练使用verilog进行代码设计;
3.熟练使用synopsys的EDA设计工具;
4.熟练使用xilinx等主流的fpga开发平台;
5.熟悉AMBA总线及ARM核,具有时钟复位、DMA、串行接口等模块的设计经验;
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.