模拟版图设计工程师

主要职责：

1)      与模拟工程师一起合作，使用最新的Cadence Virtuoso XL和Mentor's Calibre进行高压高性能模拟和混合信号电路版图设计；

2)      需要负责包括顶层/模块级版图规划，模块级版图设计，顶层版图集成，ESD/Pad Ring设计/集成等；

3)      与模拟工程师紧密合作，优化布线以满足特定的电路需求，如匹配，噪音敏感性，latch-up，ESD等；

4)      在Cadence环境中验证连接性和设计规则；

5)      能够积极参与并解决版图设计出现的问题

6)      优秀的版图计划能力，其他相关技能良好

任职要求：

1)      至少有三年以上的模拟或混合信号集成电路的版图设计的经验。

2)      具有良好的模拟及数字集成电路及元器件的基础，熟悉半导体工艺及制程；

3)      对寄生电路有很好的理解，并能在版图设计过程中最大程度减少寄生效应可能产生的问题；

4)      使用最新的Cadence工具进行模拟电路布线和验证的经验；

5)      以电路图为驱动的版图经验，例如VXL/GXL；

6)      遵循正式的版图方法，创建可重复使用的IP模块的经验；

7)      有一个 can-do 与渴望成功的态度 有团队合作精神；

8)      具有高压工艺，顶层版图/Pad Ring/ESD等设计经验者优先考虑

年薪：13万-30万/年  地址：无锡  工作经验：无要求

五险一金，年底双薪，技术领先，成长空间大，技能培训。

简历送到：recruit@len-technology.com