岗位职责：
1. 根据算法的matlab或者C模型，实现RTL结构设计和代码编写;
2. 根据功耗需求，设计电源方案和低功耗方案，编写UPF/CPF以及完成低功耗检查；
2. 时钟复位模块设计，总线模块设计，SOC集成;
3. 协助FPGA原型验证相关工作；
4. 协助产品测试、调试和应用。
任职要求：
1. 本科以上学历，工作经验不限;
2. 熟悉SOC设计及验证流程，掌握Verilog、SystemVerilog、C语言；
3. 熟悉综合，STA，Formal，DFT，低功耗等流程，熟练掌握相关工具的使用。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
