岗位职责：
1. 参与大芯片顶层时钟、复位、电源的布局规划；
2. 参与芯片的时序收敛和最后signoff；
3. 参与全芯片物理验证；
4. 负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序分析、物理验证、功耗分析、串扰分析等工作。
任职要求：
1. 三年本科及以上学历；
2. 具有丰富的芯片顶层布局或者时钟实现经验优先；
3. 具有20x20mm2以上芯片全芯片时序收敛经验优先；
4. 具有成功16nm以下流片经验优先；
5. 熟悉tcl, shell, perl等语言；
6. 具有强烈的自我驱动和解决问题的能力；
7. 具有良好的团队合作精神。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
