岗位职责:
1、根据电路图合理进行顶层及模块版图布局规划、物理布局,布线和验证;
2、独立完成项目的完整版图设计流程,完成Review以及按要求优化版图,合理安排设计进度,保证TapeOut的按时完成。发现和解决所有相关问题;
3、根据工艺特点优化简化版图,提高电路性能;
4、熟悉工艺层次结构,严格按照版图检查规范排除Latch-Up,EM等版图相关风险;
5、与设计工程师保持密切沟通与有效合作,完全理解版图设计的需求,完成芯片版图布局;
6、负责版图相关文档的撰写,向封装测试部门提供相关PAD,FUSE布局坐标;
7、完成上级领导交代的其他工作。
任职要求:
1、本科及以上学历,电子、微电子相关专业;熟悉半导体器件,集成电路工艺流程以及具有模拟集成电路相关的电路基础知识,熟悉ESD结构;有扎实电路和版图的理论基础。
2、有五年以上模拟(数模混合)版图设计经验,熟练使用Virtuoso,Calibre等版图设计相关工具,能够理解并根据产品需求修改LVS/DRC Command File;
3、在版图的顶层设计中能够考虑 ESD,Block Match, Latch-up, EM,Parasitic等要点并能在版图实践中兼顾这些事项;
4、有独立完成0.18um线宽及以下高压CMOS,BCD工艺,或高压BCD工艺产品TAPEOUT经验;
5、拥有丰富的模拟电路及半导体制造工艺理论知识;具有良好的中英文阅读、沟通和文档写作能力;
6、具有严谨、踏实、勤奋的工作态度和良好的团队合作精神;
7、具有良好的学习能力、沟通能力和协调能力;
8、有CAD经验者优先。
9、学习能力强,具有主观能动性和深度思考能力。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.